NVMe SPCIe FPGA IP Core SSD M.2 AMD PCI Express 軟 IP 核 AXI4 存儲(chǔ)加速

產(chǎn)品型號(hào)
NVMe SPCIe

產(chǎn)品推薦

產(chǎn)品詳情
資料下載
售后服務(wù)

NVMe SPCIe FPGA IP Core

NVMe SPCIe IP 是 NVMe IP 核與 PCIe 軟 IP 核的結(jié)合，是沒(méi)有 PCIe 硬核 IP 的 FPGA 器件訪問(wèn) NVMe SSD 的理想方案，建議首選使用不包含PCIe 硬IP核的低成本FPGA，來(lái)用于需要非常大的存儲(chǔ)空間和高速存儲(chǔ)需求的應(yīng)用。當(dāng)用戶所選設(shè)備沒(méi)有足夠的 PCIe 硬 IP 核來(lái)連接所有的 NVMe SSD 時(shí)，可以同時(shí)使用 NVMe AXI IP 和 NVMe SPCIe IP 進(jìn)行系統(tǒng)設(shè)計(jì)

NVMe SPCIe FPGA IP Core 支持 AMD/Xilinx Zynq UltraScale+ RFSoC, Zynq UltraScale+ MPSoC, Virtex UltraScale+, Kintex UltraScale+, Artix UltraScale+, Virtex UltraScale, Kintex UltraScale 系列 FPGA 器件，為您提供低 FPGA 資源占用、快速可靠、更低成本、高讀/寫(xiě)帶寬和性能可擴(kuò)展的解決方案，顯著縮短上市時(shí)間，滿足嵌入式系統(tǒng)對(duì)使用 SSD 的需求。適用于高帶寬讀寫(xiě)、高速數(shù)據(jù)存儲(chǔ)、高擴(kuò)展的場(chǎng)景，如數(shù)據(jù)中心及云計(jì)算存儲(chǔ)、邊緣計(jì)算、AI 智能、企業(yè)存儲(chǔ)、高速模擬數(shù)字信號(hào)數(shù)據(jù)采集存儲(chǔ) 、航空航天數(shù)據(jù)采集存儲(chǔ)、自動(dòng)駕駛車輛采集數(shù)據(jù)記錄和回放、汽車/醫(yī)療/工業(yè)測(cè)試設(shè)備、高速雷達(dá)/攝像頭數(shù)據(jù)采集存儲(chǔ)、以太網(wǎng) TCP/UDP 網(wǎng)絡(luò)數(shù)據(jù)包捕獲等領(lǐng)域。

· 不依靠 CPU 讀寫(xiě) NVMe SSD
通過(guò) PCIe 軟核 IP 的 NVMe 主機(jī)控制器讀寫(xiě) NVMe M.2 SSD
· AMD PCI Express IP
高帶寬，擴(kuò)展性強(qiáng),滿足嵌入式系統(tǒng)對(duì) SSD 使用需求

· AXI4 總線協(xié)議
支持同時(shí)使用 NVMe AXI IP 和 NVMe SPCIe IP 進(jìn)行系統(tǒng)設(shè)計(jì)
· 兼容 NVM Express 1.4
使用 AMD PCIe IP 硬核模塊，支持 PCIe Gen 1.0，2.0，3.0，4.0

· 高讀/寫(xiě)帶寬
基于 PCIe Gen3 X4 讀寫(xiě)速率均可達(dá)到 3000MB/s
· 快速上手，技術(shù)支持
FPGA Vivado、Verilog 代碼解決方案

功能特點(diǎn)

? 實(shí)現(xiàn)不依靠 CPU 通過(guò) PCIe 軟核 IP 的 NVMe 主機(jī)控制器讀寫(xiě) NVMe M.2 SSD
? 支持命令： Identify, Write, Read, Flush
? 兼容 NVM Express 1.4 協(xié)議
? 支持 PCIe Gen 1.0，2.0，3.0，4.0
? 自動(dòng)初始化 NVMe 和 PCIe 鏈路硬件模塊
? 自動(dòng)的提交和完成命令
? 支持最大每個(gè)隊(duì)列 65535 個(gè) I/O 命令
? 基于 PCIe Gen3 X4 讀寫(xiě)速率均可達(dá)到 3000MB/s
? MPSMIN (最小內(nèi)存頁(yè)傳輸大小)：4Kbyte
? MDTS（最大數(shù)據(jù)傳輸大小）：至少 128Kbyte 或者沒(méi)有限制
? LBA 單元：512 字節(jié)或者 4096 字節(jié)
? NVMe AXI IP Core 支持兩個(gè)版本，包括 AXI FULL 版本和 AXI Stream 版本
? 可實(shí)現(xiàn)參考設(shè)計(jì)：XCZU19EG + FMC 卡 (FH1402) + SAMSUNG 980 M.2 SSD
? 提供完備的技術(shù)支持與定制化設(shè)計(jì)服務(wù)

NVMe SPCIe IP Core 應(yīng)用交互

NVMe SPCIe IP 核與 PCIe 軟 IP 核結(jié)合的 NVMe SPCIe IP 是完成了用戶想通過(guò)沒(méi)有 PCIe 硬核 IP 的 FPGA 器件去訪問(wèn) NVMe SSD 的理想方案。 ALINX 強(qiáng)烈建議首選使用不包含 PCIe 硬I P 核的低成本 FPGA，來(lái)用于需要非常大的存儲(chǔ)空間和高速存儲(chǔ)需求的應(yīng)用。當(dāng)用戶所選設(shè)備沒(méi)有足夠的 PCIe 硬 IP 核來(lái)連接所有的 NVMe SSD 時(shí)，可以同時(shí)使用 NVMe AXI IP 和 NVMe SPCIe IP 進(jìn)行系統(tǒng)設(shè)計(jì)，如上圖。當(dāng)所選 FPGA 器件已經(jīng)集成了 PCIE 硬 IP 核，并且 FPGA 器件內(nèi)部 PCIe 硬 IP 核數(shù)量足夠時(shí)，建議使用 NVMe AXI IP 進(jìn)行設(shè)計(jì)，以減少 FPGA 資源的占用。

NVME SPCIe IP Core 核庫(kù) AXI.png

NVMe SPCIe IP

NVMe SPCIe IP 作為主控模塊利用 PCIe Soft IP 去訪問(wèn) NVMe SSD。與公司另一個(gè) NVMe AXI IP 相比在用戶使用界面和功能上相似。NVMe SPCIe IP 包含了 PCIe 軟 IP 核，實(shí)現(xiàn)了 PCIe 協(xié)議的數(shù)據(jù)鏈路層和物理層的部分功能。NVMe SPCIe IP 的物理接口通過(guò) PIPE 接口與 AMD PCIe PHY 連接。AMD PCIe PHY 包括收發(fā)器和均衡器邏輯。 NVMe SPCIe IP 由 NVMe IP 和 PCIe 軟 IP 核組成，因此 NVMe SPCIe IP 的所有功能與 NVMe AXI IP 相似。下表顯示了NVMe SPCIe IP 和 NVMe AXI IP 的比較信息。

IP類型	NVMe AXI IP	NVMe SPCIe IP
PCIe 接口類型	AXI4 Stream	PIPE
AMD PCIe IP	UltraScale+ Devices Integrated Block for PCI Express IP（PCIe Hard IP）	UltraScale+ PHY for PCI Express IP（PCIe PHY IP）
PCIe Hard IP	必需的	不需要
PCIe Speed	1-4 Lane with Gen3 或者更低速率	僅支持 4 Lane PCIe Gen3
User 接口	相同	相同
FPGA 資源消耗	較小	較大
最大 SSD 數(shù)量	取決于 PCIe 硬 IP 核的數(shù)量	取決于收發(fā)器的數(shù)量
SSD 傳輸性能	讀寫(xiě) 3000MB/s	讀寫(xiě) 3000MB/s

NVMe SPCIe FPGA IP 核 AXI.png

NVMe SPCIe IP 框圖

AMD PCI Express IP

該模塊由 AMD 提供，允許通過(guò)軟 IP 核而不是硬 IP 核構(gòu)建 PCIe MAC。該 IP 的用戶接口為 PHY Interface for PCI Express（PIPE）。對(duì)于 NVMe SPCIe IP，PCIe PHY 設(shè)置為 Lane 寬度 X4，Link 速度為 8.0GT/s。

NVMe SPCIe Stream IP 核庫(kù) AXI.png

AMD PCI Express IP 框圖

該模塊由 AMD 提供，允許通過(guò)軟IP核而不是硬 IP 核構(gòu)建 PCIe MAC。該 IP 的用戶接口為 PHY Interface for PCI Express（PIPE）。對(duì)于 NVMe SPCIe IP，PCIe PHY 設(shè)置為 Lane 寬度 X4，Link 速度為 8.0GT/s。

有關(guān) UltraScale+ PHY for PCI Express IP 的詳細(xì)信息參照”P(pán)G239“文檔 https://docs.amd.com/r/en-US/pg239-pcie-phy/IP-Facts

開(kāi)發(fā)環(huán)境

設(shè)計(jì)語(yǔ)言

Verilog

開(kāi)發(fā)工具

Vivado 2020.1

支持器件

AMD Virtex Ultrascale/Kintex UltraScale 系列
AMD Virtex Ultrascale+/Kintex UltraScale+/Artix UltraScale+ 系列
AMD Zynq UltraScale+ MPSoC/Zynq UltraScale+ RFSoC 系列

IP 資源消耗表

IP 資源消耗評(píng)估采用 AMD Zynq UltraScale+ MPSoC 系列 FPGA 開(kāi)發(fā)板，提供了一個(gè)功能齊全的設(shè)計(jì)平臺(tái)，用于構(gòu)建數(shù)據(jù)存儲(chǔ)加速應(yīng)用。Zynq UltraScale+ MPSoC XCZU19EG 開(kāi)發(fā)板提供了一個(gè)帶有參考設(shè)計(jì)的開(kāi)箱即用型硬件平臺(tái)，可縮短開(kāi)發(fā)時(shí)間，讓您專注于目標(biāo)應(yīng)用。

器件系列

Zynq UltraScale+ MPSoC

芯片型號(hào)

XCZU19EG-FFVC1760-2-I

頻率 (MHz)

250

CLB Regs

65217

CLB LUTs

89356

CLB

18737

BRAM Tile

Design Tools

Vivado 2020.1

注：IP 實(shí)際邏輯資源消耗受實(shí)例化中其他邏輯資源消耗影響

應(yīng)用領(lǐng)域

NVMe SPCIe FPGA IP Core 適用于高帶寬讀寫(xiě)、高速數(shù)據(jù)存儲(chǔ)、高擴(kuò)展的場(chǎng)景，如數(shù)據(jù)中心及云計(jì)算存儲(chǔ)、邊緣計(jì)算、AI智能、企業(yè)存儲(chǔ)、高速模擬數(shù)字信號(hào)數(shù)據(jù)采集存儲(chǔ) 、航空航天數(shù)據(jù)采集存儲(chǔ)、汽車及自動(dòng)駕數(shù)據(jù)采集存儲(chǔ)及仿真測(cè)試、汽車/醫(yī)療/工業(yè)測(cè)試設(shè)備、高速雷達(dá)/攝像頭數(shù)據(jù)采集存儲(chǔ)、以太網(wǎng) TCP/UDP 網(wǎng)絡(luò)數(shù)據(jù)包捕獲等領(lǐng)域。