10G 萬兆以太網 UDP/IP 協議棧 FPGA IP Core

基于 AMD/Xilinx 10G 以太網 MAC IP 開發，MTU 支持高達 9000Bytes 數據傳輸，標準 AXI4-Stream 接口，支持 AMD/Xilinx Zynq UltraScale+ RFSoC, Zynq UltraScale+ MPSoC, Zynq 7030/7035/7045/7100, Virtex UltraScale+, Kintex UltraScale+, Artix UltraScale+, Virtex UltraScale, Kintex UltraScale, Virtex 7, Kintex 7系列 FPGA 器件。10G 萬兆以太網以其高帶寬和低延遲的特點，能夠確保數據的快速傳輸和實時處理，而 TUDP 協議棧更是提高了數據傳輸的效率和準確性。

為您提供了快速可靠、更低成本和更高性能的解決方案，顯著縮短上市時間，適用于高帶寬、低延遲和高速數據傳輸的場景，如數據中心、科研實驗、工業自動化、醫療、測試與測量、4K/8K 高清視頻傳輸、電信、金融交易等領域。

UDP/IP 協議棧 IP Core 與用戶接口、Ethernet MAC+PCS/PMA IP 接口均為標準的 AXI4-Stream 接口，其中 Ethernet MAC+PCS/PMA 可以是任何第三方 IP，在提供的設計實例中，使用的是 AMD/Xilinx 10G/25G Ethernet Subsystem IP。

UDP/IP 協議棧 IP Core 集成在系統設計中的位置